Réserver une Démo
Pré. Proc.

Modélisation Statemachine pour les HDL

Pour générer efficacement du code HDL (Hardware Description Language) à partir de modèles Statemachine , appliquez les pratiques de conception décrites dans cette rubrique. Les langages de description du matériel incluent VHDL, Verilog et SystemC.

Dans un modèle de Statemachine HDL, vous pouvez vous attendre à :

  • Désigner Déclencheurs de Conduite
  • Établir une cartographie port-déclencheur
  • Ajouter à la logique State Actif

Opérations

Opération

Description

Voir aussi

Désigner Déclencheurs de Conduite

  • Un Déclencheur « Change » est considéré comme un déclencheur asynchrone si :
    - Il y a une transition de l' State actuel de la sous-machine (qui
    encapsule la logique réelle) qu'elle déclencheurs , et
    - L' State cible de cette transition a une auto-transition déclenchée
    par le même Déclencheur
  • Déclencheurs Asynchrones doivent être modélisés selon ce motif :
    - Le Déclencheur doit être de type Change (spécification : Vrai / Faux)
    - L' State actif ( State de sous-machine) doit avoir une transition
    déclenché par cela
    - L' State cible de la transition déclenchée doit avoir un auto
    transition avec le même Déclencheur
  • Un Déclencheur de type 'Time', qui déclencheurs les transitions vers l'état actif (SubMachine State ), est considéré comme l'Horloge ; la spécification de ce déclencheur doit être conforme au langage cible :
    - VHDL - front montant / front descendant
    - Verilog - posedge / negedge
    - SystemC - positif / négatif
 Statemachines Déclencheur

Établir une cartographie des déclencheurs de port

Après modélisation avec succès les différents modes de fonctionnement du composant, et les Déclencheurs qui leur sont associés, vous devez associer les Déclencheurs aux Ports du composant.

Une relation de dépendance du port au Déclencheur associé est utilisée pour signifier cette association.

An example of Hardware Description Language (HDL) in Sparx Systems Enterprise Architect.

Logique State Actif

La désignation du Déclencheur pilote et l'établissement du mapping Port-Trigger mettent en place les préliminaires nécessaires à l'interprétation efficace des composants matériels.

Nous modélisons maintenant la logique réelle Statemachine dans l' State Actif (SubMachine).

Notes

  • Pour pouvoir générer du code à partir de modèles comportementaux, toutes les constructions comportementales doivent être contenues dans une classe
  • Le moteur de génération de code actuel supporte qu'un seul Déclencheur d'horloge par composant

Apprenez Plus

Pré. Proc.