Réserver une Démo

SVP notez : Cette page d’aide n’est pas pour la dernière version d’Enterprise Architect. La dernière aide peut être trouvée ici.

Pré. Proc.

Statemachine Modélisation les HDL

Pour générer efficacement du code HDL (Hardware Description Language) à partir de modèles Statemachine , appliquez les pratiques de conception décrites dans cette rubrique. Les langages de description de matériel incluent VHDL, Verilog et SystemC.

Dans un modèle HDL Statemachine , vous pouvez vous attendre à :

  • Désignez les déclencheurs de conduite
  • Établir le mappage port-déclencheur
  • Ajouter à la logique d' State Actif

Opérations

Opération

La description

Voir également

Désignez les déclencheurs de conduite

  • Un Trigger 'Change' est considéré comme un Trigger asynchrone si :
    - Il y a une transition entre l' State réel de la sous-machine (qui
    encapsule la logique réelle) qu'il déclenche, et
    - L' State cible de cette transition a une auto-transition déclenchée
    par le même déclencheur
  • Les déclencheurs asynchrones doivent être modélisés selon ce modèle :
    - Le Trigger doit être de type Change (spécification : True / False)
    - L' State actif (SubMachine State ) doit avoir une transition
    déclenché par celui-ci
    - L' State cible de la transition déclenchée doit avoir un self
    transition avec le même déclencheur
  • Un Trigger de type 'Time', qui déclenche les transitions vers l'état actif (SubMachine State ), est considéré comme étant l'Horloge ; la spécification de ce déclencheur doit être conforme au langage cible :
    - VHDL - front montant / front descendant
    - Verilog - posedge / negedge
    - SystemC - positif / négatif
 Statemachines Gâchette

Établir le mappage port-déclencheur

Après avoir modélisation avec succès les différents modes de fonctionnement du composant, et les Triggers qui leur sont associés, vous devez associer les Triggers aux Ports du composant.

Une relation de dépendance entre le port et le déclencheur associé est utilisée pour signifier cette association.

An example of Hardware Description Language (HDL) in Sparx Systems Enterprise Architect.

Actif State actif

La désignation du Trigger pilote et l'établissement de la cartographie Port-Trigger mettent en place les préalables nécessaires à une interprétation efficace des composants matériels.

Nous modélisons maintenant la logique réelle de Statemachine dans l' Actif (SubMachine) State .

Notes

  • Pour pouvoir générer du code à partir de modèles comportementaux, toutes les constructions comportementales doivent être contenues dans une classe
  • Le moteur de génération de code actuel ne supporte qu'un seul déclencheur d'horloge pour un composant

Apprenez Plus

Pré. Proc.